(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-68663

(43)公開日 平成10年(1998) 3月10日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
G01L	5/00	101		G01L	5/00	101Z	
H01L	29/786			H03K	17/00	G	
H03K	17/00			H01L	29/78	616T	
						619B	

審査請求 未請求 請求項の数3 FD (全 6 頁)


(21)出願番号	特顧平8-244310	(71)出願人	•		
(22)出廣日	平成8年(1996)8月27日		ソニー株式会社 東京都品川区北品川6丁目7番35号		
		(72)発明者	市川 弘明 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内		
		(74)代理人	弁理士 鈴木 晴敏		
		ŀ			

(54) 【発明の名称】 薄膜半導体装置

(57)【要約】

【課題】 面圧力分布検出回路等に用いる薄膜半導体装置の電極構造を改善して検出力を高める。

【解決手段】 薄膜半導体装置は絶縁基板1を用いて形成されており、その上には互いに接続した電極2及び薄膜トランジスタ3の組を含む素子領域がマトリクス状に集積配列している。各電極2は素子領域毎に直上から印加される信号電圧に感応する一方、各薄膜トランジスタ3は順次オン/オフ制御され対応する電極2に印加された信号電圧の検出を行なう。電極2を形成した感応部分SRが対応する薄膜トランジスタ3及び配線9を形成した非感応部分NSRの上方を被覆するように延設されており、各素子領域内で感応部分SRの表面が最上方位置になる。



1

【特許請求の範囲】

【請求項1】 互いに接続した電極及び薄膜トランジスタの組を含む素子領域がマトリクス状に集積配列した絶縁基板を備えており

各電極は素子領域毎に直上から印加される信号電圧に感応する一方、各薄膜トランジスタは順次オン/オフ制御され対応する電極に印加された信号電圧の検出を行なう 薄膜半導体装置であって、

前記電極を形成した感応部分が対応する薄膜トランジスタ及び配線を形成した非感応部分の上方を被覆するよう に延設されており、各素子領域内で該感応部分の表面が 最上方位置になることを特徴とする薄膜半導体装置。

【請求項2】 前記薄膜トランジスタは上から順にゲート電極、ゲート絶縁膜及び半導体薄膜を重ねたトップゲート構造を有することを特徴とする請求項1記載の薄膜半導体装置。

【請求項3】 前記薄膜トランジスタは下から順にゲート電極、ゲート絶縁膜及び半導体薄膜を重ねたボトムゲート構造を有することを特徴とする請求項1記載の薄膜半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は面圧力分布検出回路 等に用いられる薄膜半導体装置に関する。より詳しく は、外部の信号電圧を検出する為に設けた電極の構造に 関する。

[0002]

【従来の技術】半導体装置を用いた面圧力分布検出回路 が知られており、例えば特開平6-288846号公報 に開示されている。図7は従来の面圧力分布検出回路の 30 一例である指紋センサを示した模式図である。この指紋 センサはシリコンウエハ等からなる基板201の上に半 導体製造プロセスにより検出部202を設け、その上に 可撓性のフィルム203を乗せたものである。フィルム・ 203は厚みが10μm前後のボリエステル又はボリア ミドからなり、その下面には蒸着法等により導電膜が形 成されている。この導電膜は接地されている。図7では 検出部202としてトランジスタのエミッタ電極のみが 示されている。個々のエミッタ電極はシリコン酸化膜2 04によって互いに隔てられている。 指紋検出に当って は、図示するようにフィルム203上に検出対象となる 指205を乗せて軽く押し付けると、指紋の山(隆線) が当った部位で、フィルム203の下面に形成されてい る導電膜がその下にある検出部202のトランジスタの エミッタ電極と接触し、その結果エミッタ電極が導電膜 203を介して接地される。 このようにして外部から印 加される信号電圧をトランジスタを介して検出し、指紋 を読み取る。尚、導電膜を蒸着したフィルム203に代 えて異方性を有する導電フィルムを用いてもよい。との 異方性導電フィルムはその膜厚方向にのみ導電性を有す 50

る機能材料である。 【0003】

【発明が解決しようとする課題】上述した従来の面圧力分布検出回路に用いる半導体装置はシリコンウェハを用いておりエミッタ電極に加えてれをスイッチングするトランジスタ自体とその配線が集積形成されている。しかしながら、これらのトランジスタ及び配線は寄生的な電界を発生しており、導電フィルム203から印加される信号電圧に対してノイズとなっている。この為、従来の半導体装置では十分な検出感度を得ることが困難であり、指紋のような微細なパタンの読み取り精度が悪いという課題があった。即ち、電極以外から発生する寄生電界は検出力低下の原因となる。本発明は電極の配置を工夫することにより寄生電界を低減化することを目的とする。

[0004]

【課題を解決するための手段】本発明にかかる薄膜半導 体装置は絶縁基板を用いて組立てられており、その上に は互いに接続した電極及び薄膜トランジスタの組を含む 素子領域がマトリクス状に集積配列している。各電極は 20 素子領域毎に直上から印加される信号電圧に感応する一 方、各薄膜トランジスタは順次オン/オフ制御され対応 する電極に印加された信号電圧の検出を行なう。特徴事 項として、前記電極を形成した感応部分が対応する薄膜 トランジスタ及び配線を形成した非感応部分の上方を被 覆するように延設されており、各素子領域内で感応部分 の表面が最上方位置になる。一態様では、前記薄膜トラ ンジスタは上から順にゲート電極、ゲート絶縁膜及び半 導体薄膜を重ねたトップゲート構造を有する。他の態様 では、前記薄膜トランジスタは下から順にゲート電極、 ゲート絶縁膜及び半導体薄膜を重ねたボトムゲート構造 を有する。

【0005】本発明によれば、絶縁基板上に電極及び薄 膜トランジスタがマトリクス状に集積形成されている。 この絶縁基板の上に異方性を持った導電性フィルムを重 ねると面圧力分布検出回路になる。本発明では、面圧力 を検出する部分である電極を、構造上電極以外のスイッ チング用トランジスタ及び配線の上に位置させている。 これにより、電極以外から発生している基板に垂直方向 の寄生電界を低減させ検出力を高める。尚、電極が面圧 力を検出する仕組みについて簡単に説明すると、電極が 異方性を持った導電性フィルムを介して面圧力を受ける と、導電性フィルムの該当部分のみが撓んで電極と導通 がとれ、圧力を受けなかった部分は撓まず導通がとれな いことを原理としている。このようにして各電極が検出 した信号電圧は対応する薄膜トランジスタを点順次でオ ン/オフすることにより読み取られる。この読み取った 信号電圧を解析して指紋のパタン等が認識可能になる。 [0006]

) 【発明の実施の形態】以下図面を参照して本発明の最良

な実施形態を詳細に説明する。図1は本発明にかかる薄 膜半導体装置の第1実施形態を示す模式的な部分断面図 である。図示するように、本薄膜半導体装置は石英等か らなる絶縁基板 1 を用いて形成されている。絶縁基板 1 の上には互いに接続した電極2及び薄膜トランジスタ3 の組を含む素子領域がマトリクス状に集積配列してい る。尚、図では理解を容易にする為1個の素子領域のみ が示されている。かかる構成を有する薄膜半導体装置を 例えば面圧力分布検出回路に用いる場合には、絶縁基板 1の上に異方性を有する導電フィルム4が重ねられる。 各電極2は素子領域毎に導電フィルム4を介して直上か ら印加される信号電圧に感応する。各薄膜トランジスタ 3は順次オン/オフ制御され、対応する電極2に印加さ れた信号電圧の検出を行なう。特徴事項として、電極2 を形成した感応部分SRが対応する薄膜トランジスタ3 及び信号配線9やゲート配線を形成した非感応部分NS Rの上方を被覆するように延設されており、各素子領域 内で感応部分SRの表面が最上方位置になる。換言する と、非感応部分NSRに含まれる薄膜トランジスタ3や 信号配線9及びゲート配線を電極2が全面的に遮蔽して いる構造となっている。かかる構成により、導電フィル ム4を介して印加される信号電圧を検出する際、信号配 線9及びゲート配線から垂直方向に発生する寄生電界 (矢印で示す) の悪影響を防いでいる。 つまり、導電フ ィルム4側から見て絶縁基板1の表面は基本的に電極2 のみとなり、検出力が高くなる。

【0007】引続き図1を参照して本薄膜半導体装置の 構造を詳細に説明する。薄膜トランジスタ3はトップゲ ート構造を有し、上から順にゲート電極6、ゲート絶縁 膜5及び半導体薄膜7を積層したものである。 具体的に は、石英ガラス等からなる絶縁基板1の上に多結晶シリ コン等からなる半導体薄膜7がアイランド状にパタニン グされている。その上にはゲート絶縁膜5を介してゲー ト電極6がパタニング形成されている。 尚、図示しない がこのゲート電極6からゲート配線が延設されている。 又、ゲート電極6の両側にはソース領域D及びドレイン 領域Sが半導体薄膜7に形成されている。ゲート電極6 及び半導体薄膜7は第一層間絶縁膜8により被覆されて いる。その上には金属膜からなる信号配線9がパタニン グ形成されており、コンタクトホールを介して薄膜トラ ンジスタ3のソース領域Sに電気接続している。この信 号配線9は第二層間絶縁膜10により被覆されている。 第二層間絶縁膜10の上には電極2がパタニング形成さ れている。この電極2は第二層間絶縁膜10及び第一層 間絶縁膜8に開口したコンタクトホールを介して薄膜ト ランジスタ3のドレイン領域Dに電気接続している。図 から明らかなように、この電極2は非感応部分NSRに 含まれる薄膜トランジスタ3、信号配線9及びゲート配 線を導電フィルム4から遮蔽するように形成されてい

バタニングしたものである。面圧力分布検出回路に応用 する場合、本薄膜半導体装置は必ずしも透明である必要 はなく、従って電極2もITO等の透明導電膜で形成す る必然性はない。但し、ITOは化学的な安定性及び機 械的な強度が実用的に十分なレベルであり、電極材料と して優れているので本実施形態ではこれを使っている。 但し、本発明はITOに限られるものでなく、例えばア ルミニウム等を電極2に用いることは勿論可能である。 【0008】引続き、図1を参照して本薄膜半導体装置 の製造方法を簡単に説明する。先ず、耐熱性を有する石 英ガラス等からなる絶縁基板1の上に非晶質シリコンを CVD等により成膜する。続いて1000℃以上の処理 温度で固相成長を行ない非晶質シリコンを多結晶シリコ ンに転換する。このようにして高性能化された半導体薄 膜7をアイランド状にパタニングする。この上にゲート 絶縁膜5を形成する。具体的には、半導体薄膜7を10 00℃以上の高温で熱処理し、熱酸化膜を形成してこれ をゲート絶縁膜5とする。更に、ゲート絶縁膜5の上に 低抵抗化した多結晶シコリン等からなるゲート電極6を 形成する。とのゲート電極6をマスクとしてイオンイン プランテーション等により不純物イオンを髙濃度で半導 体薄膜7に注入し、ドレイン領域D及びソース領域Sを 形成する。続いてPSG等からなる第一層間絶縁膜8を CVD等より堆積する。との第一層間絶縁膜8にエッチ ング等でコンタクトホールを開口した後、その上に金属 アルミニウム等をスパッタリングで堆積する。この金属 アルミニウムを所定の形状にパタニングして信号配線9 に加工する。この信号配線9はコンタクトホールを介し て薄膜トランジスタ3のソース領域Sと電気接続する。 更に信号配線9を被覆するようにPSG等からなる第二 層間絶縁膜10を堆積する。この第二層間絶縁膜10及 び第一層間絶縁膜8を貫通してコンタクトホールを開口 した後、スパッタリング等によりITOを堆積する。と のITOを所定の形状にパタニングして電極2に加工す る。電極2は第二層間絶縁膜10及び第一層間絶縁膜8 に開口したコンタクトホールを介して薄膜トランジスタ 3のドレイン領域Dと電気接続する。尚、前後したがゲ ート電極6のパタニング加工と同時にゲート配線の加工 も行なう。

40

ドレイン領域Dに電気接続している。図から明らかなよ うに、電極2は薄膜トランジスタ3、信号配線9、ゲー ト配線6aを含む全ての非感応部分を被覆しており、本 薄膜半導体装置を面圧力分布検出回路に応用した場合そ の検出力を高めている。

【0010】図3は薄膜半導体装置の参考例を示す模式 的な部分断面図である。図1に示した第1実施形態と対 応する部分には対応する参照番号を付して理解を容易に している。この参考例は電極2が形成された感応部分S Rと、薄膜トランジスタ3、信号配線9及びゲート電極 10 6を含むゲート配線が形成された非感応部分NSRから 平面的に分かれている。即ち、電極2はゲート電極6や 信号配線9を被覆していない。との為、ゲート電極6及 びとれから延設したゲート配線や信号配線9等から発生 する寄生電界が矢印で示すように直接導電フィルム4に 影響を及ぼす。この結果、信号電圧の検出の妨げとなっ ている。尚、この参考例では感応部分SRの表面位置H 1 が非感応部分NSRの表面位置H2に比べ-△Hだけ 下側に下がっている。従って、導電フィルム4は非感応 部分NSRに近接しており、ゲート電極6や信号配線9 から発生する寄生電界に強い影響を受ける。

【0011】図4は、図3に示した参考例の模式的な平 面図である。尚、図2に示した第1実施形態の平面図と 対応する部分には対応する参照番号を付して理解を容易 にしている。図から明らかなように、電極2は薄膜トラ ンジスタ3のドレイン領域Dに電気接続するのみで、何 ら信号配線9及びゲート配線6 a を被覆していない。

【0012】図5は本発明にかかる薄膜半導体装置の第 2 実施形態を示す模式的な部分断面図である。図 1 に示 した第1実施形態と対応する部分には対応する参照番号 を付して理解を容易にしている。構造的に見ると、図1 に示した第1実施形態がトップゲート構造の薄膜トラン ジスタを採用しているのに対し、この第2実施形態では ボトムゲート構造の薄膜トランジスタを採用している。 即ち、薄膜トランジスタ3は下から順にゲート電極6、 ゲート絶縁膜5及び半導体薄膜7を重ねた構成となって いる。かかるボトムゲート構造の薄膜トランジスタは7 00℃以下の低温プロセスで作成可能であり、これに応 じて耐熱性ガラス等比較的低コストの絶縁基板1を用い るととができる。

【0013】引続き図5を参照して本薄膜半導体装置の 製造方法を説明する。先ず、ガラス等からなる絶縁基板 1の上にAl, Mo, Ta, Ti, Cr等の金属膜を成 膜し、所定の形状にパタニングしてゲート電極6に加工 する。この時同時に、ゲート配線もパタニング加工す る。次いで、ゲート電極6を被覆するようにゲート絶縁 膜5を成膜する。例えばプラズマCVD等の手段でSi O₂ 又はSiN_xを50~100mの厚みで堆積する。 続いて薄膜トランジスタ3の活性層となる非単結晶シリ

LPCVD法により成膜する。この非単結晶シリコンを レーザアニールで結晶化させ、多結晶シリコンに転換す る。このようにして、高性能化された半導体薄膜7が得 られる。尚、レーザアニールはエキシマレーザパルス等 を非単結晶シリコンに照射して一旦溶融し冷却過程で結 晶化を図るものである。次に、SiO,をプラズマCV D法等で100~400nmの厚みに成膜にする。このS iO、の上にフォトレジストを塗布した後、ゲート電極 6をマスクとして透明な絶縁基板1の裏面から露光処理 を行ない、フォトレジストをゲート電極6と同じパタン に加工する。このパタン化されたフォトレジストをマス クとしてSiO,をエッチングし、ゲート電極6と略整 合したストッパ12に加工する。次いでイオンドーピン グ装置により不純物イオンを電界加速で照射し、半導体 薄膜7中にソース領域S及びドレイン領域Dを形成す る。不純物イオンとして例えば燐をドーピングすればN チャネル型の薄膜トランジスタ3が得られる。との後再 びレーザアニールを行ない不純物を活性化させる。との 後半導体薄膜 7 をアイランド状にパタニングして個々の 薄膜トランジスタ3を互いに分離する。続いて、二酸化 シリコンを約200~600nmの厚みで堆積し第一層間 絶縁膜8とする。この成膜方法はプラズマCVD法でも よいし、常圧CVD法 (APCVD)、減圧CVD法 (LPCVD) の何れでもよい。この後第一層間絶縁膜 8にエッチングでコンタクトホールを開口する。Mo, Al等をスパッタリングにより成膜し所定の形状に加工 して信号配線9とする。この信号配線9はコンタクトホ ールを介してソース領域Sに接続している。この信号配 線9を被覆するように第二層間絶縁膜10を堆積する。 更にこの上にIT〇等の透明導電膜をスパッタリング等 で成膜し所定の形状にバタニングして電極2に加工す る。との際、電極2は薄膜トランジスタ3や信号配線9 を含む非感応部分を完全に被覆するようにパタニングさ れる。電極2は他のコンタクトホールを介して薄膜トラ ンジスタ3のドレイン領域Dに接続している。

【0014】最後に図6を参照して、本発明にかかる薄 膜半導体装置を用いた面圧力分布検出回路を説明する。 図示するように、本回路は行状に配列した複数のゲート 配線6aと列状に配列した複数の信号配線9とを備えて いる。両配線6a, 9の各交差部には電極2及び薄膜ト ランジスタ3が形成されている。薄膜トランジスタ3の ソース領域は対応する信号配線9に接続され、ドレイン 領域は対応する電極2に接続され、ゲート電極は対応す るゲート配線6aに接続されている。 尚、 図示しないが 行列配置した電極2の表面は異方性を有する導電フィル ムで覆われている。複数のゲート配線6aには外付けも しくは内蔵の垂直走査回路101が接続されており、選 択パルス ϕ_{v_1} , ϕ_{v_2} , …, ϕ_{v_n} を出力して各ゲート配線 6 a を垂直走査し、一水平期間毎に 1 行分の薄膜トラン コンを約20~100 nmの膜厚でプラズマCVD法又は 50 ジスタ3をオンして、対応する1行分の電極2を選択す

7

る。更に、外付けもしくは内蔵の水平走査回路102が 名信号配線9に接続している。この水平走査回路102 は一水平期間内で各信号配線9を順次走査し、オン状態にあるトランジスタ3を介して電極2から信号電圧を読み取る。この信号電圧は導電フィルムを介して各電極2に印加されたものである。具体的には、各信号配線9はスイッチ103を介して信号ライン104に接続されており、読み取られた信号電圧は逐次外部の検出回路105に供給される。この検出回路105は読み取られた信号電圧を解析して指紋のバタン等を認識する。水平走査 10回路102は順次サンプリングパルスの#11.0#12.

 ϕ_{n3} 、…、 ϕ_{nn} を出力し各スイッチ103を順次開閉駆動して対応する信号配線9から信号電圧をサンプリングする。

[0015]

【発明の効果】以上説明したように、本発明によれば、電極を形成した感応部分が対応する薄膜トランジスタ及び配線を形成した非感応部分の上方を被覆するように延設されており、各素子領域内で感応部分の表面が最上方位置にある。この為、検出用に用いる導電性フィルムに*20

* 対して薄膜トランジスタや配線から発生する寄生電界を 遮蔽することが可能となり、検出力が高くなる。

【図面の簡単な説明】

【図1】本発明にかるる薄膜半導体装置の第1実施形態 を示す部分断面図である。

【図2】第1実施形態の平面図である。

【図3】薄膜半導体装置の参考例を示す部分断面図である。

【図4】同じく参考例を示す平面図である。

【図5】本発明にかかる薄膜半導体装置の第2実施形態 を示す部分断面図である。


【図6】本発明にかかる薄膜半導体装置を用いた面圧力 分布検出回路の一例を示す模式図である。

【図7】従来の面圧力分布検出回路の一例を示す模式図 である。


【符号の説明】

1…絶縁基板、2…電極、3…薄膜トランジスタ、4… 異方性導電フィルム、6…ゲート電極、7…半導体薄 膜、9…信号配線

【図1】



[図3]



[図2]

